

## ALDで絶縁膜を形成したMOSFETについて ~III-V族系を中心として~

And the second s

# 東京工業大学 工学院 電気電子系





MOVPEによる 化合物半導体製膜 大陽日酸 HR-3246





スパッタ装置による 金属/絶縁体製膜





 $|\psi|$ 

Tokyo Tech

#### プラズマCVDによる製膜支援 PD-100ST/Multiplex-CVD











### 東エ大のエッチング・貼り付け・観察他

#### **RIE Samco ICP-101RF & RIE-10NR**

基板貼り付け(アユミ工業) & ウェ八洗浄(EVG301)









#### SEM(S5200)と FIB/SEM デュアルビーム装置(JIB-4501)











他に段差計・ダイシングソー、X線回折装置、顕微PL、 化合物半導体用酸化炉、光導波路評価装置、CVプロファイラなども共用化 デバイス構造





- ✓ 単層InGaAsナノシートチャネル
- ✓ MOCVD法による再成長 n<sup>++</sup>-InGaAs ソース・ドレイン
- ✓ High-k ゲート絶縁膜 (HfO<sub>2</sub> 10 nm / Al<sub>2</sub>O<sub>3</sub> 0.3 nm)
- ✓ チャネル層:100~200 nm

デバイス作製プロセス

InP Cap	20 nm
InGaAs Sacrifice	10 nm
InP Sacrifice	20 nm
InGaAs Channel	10 nm
InP Sacrifice	50 nm
InAIAs Etch stop	10 nm
InP Epi. Template	50 nm
InAlAs Barrier	300 nm

#### **Epitaxial structure**



**3. Definition of W<sub>ch</sub>** EB Lithography SiO<sub>2</sub> Etch (CF<sub>4</sub> RIE) III-V Etch (CH<sub>4</sub>/H<sub>2</sub> RIE) **1. Definition of intrinsic L**<sub>ch</sub> CH<sub>4</sub>/H<sub>2</sub> RIE (HSQ mask) Undercut wet etching



**4. Channel Release** Removal of sacrificial InP HCI:H<sub>3</sub>PO<sub>4</sub>:CH<sub>3</sub>COOH = 1:1:2



2. S/D regrowth MOCVD 580°C



Top view SEM image



#### 作製したナノシートMOSFETの断面TEM像およびEDX分析結果





- ✓ 10 nm ナノシート InGaAs チャネル層の形成を確認
- ✓ 東工大所有ALDで成膜した絶縁膜(ZrO2)がチャネル層を覆っていることを確認
- ✓ 産総研所有 ALDで成膜したTiNがチャネル層を覆っていることを確認
- ✓ Niゲート電極は上層部のみに蒸着されていることが分かった

作製したナノシートMOSFETの電気特性









- ✓ ナノシートInGaAs MOSFETの動作を確認
- ✓ Ni電極がチャネル層の下部には蒸着されていないことから更なる改善が必要







✓ チャネル下部にNiが蒸着されるように複数回にわたって

斜め蒸着をすることで特性が改善

- ✓ PMAを施すことでSS値が230mV/decから130mV/decに改善
- ✓ 一方、オン電流は8.4 µA/µm から 5.9 µA/µmに劣化した