

2022年3月11日 NPFセミナー 『マスクレス描画技術』

シリコン量子ビット作製と大規模集積化に向けた 電子線リソグラフィ技術

加藤 公彦

国立研究開発法人 産業技術総合研究所 デバイス技術研究部門 先端CMOS技術研究グループ



自己紹介

加藤 公彦 博士(工学)

国立研究開発法人 産業技術総合研究所 デバイス技術研究部門 先端CMOS研究グループ 研究員



-2013: 名古屋大学 大学院工学研究科 2014-2016: カリフォルニア大学バークレー校(学振海外特別研究員) 2016-2019: 東京大学 大学院工学系研究科(ポスドク) 2019- :産業技術総合研究所

- (学位論文)Ge, GeSnチャネル新材料トランジスタ. 絶縁膜/半導体界面制御
- MEMS/NEMSのメモリー応用
- トンネル電界効果トランジスタ.シリコン系,新材料系(酸化物半導体).
- シリコン量子コンピュータ



アウトライン

●シリコン量子の研究動向

● 高密度シリコン量子素子に向けた電子線描画技術開発

- ネガレジストを用いた微細パターン形成技術
- 物理形成型量子ドット素子の作製
- プロセスシミュレーション

🧊 産総研

量子コンピュータ開発の活発化

<u>2011年 カナダD-Wave社による量子アニーリングマシン市販開始</u>



超伝導型磁束量子ビットを基本素子とする 2018年現在,2048量子ビットを集積

問題によっては対スパコン比1/100程度の計算時間 消費電力も1/100程度

<u>2013年~ IT Giantsの開発参入</u>



ゲート型量子コンピュータの開発 超伝導型量子ビットが中心

<u>2015年 Intelの開発参入</u>

オランダ・デルフトエ科大学との開発アライアンスを締結 100億円/10年の巨額投資 超伝導型およびシリコン型量子ビットを基本素子として開発



シリコン・量伝導・イオントラップ

	シリコン	超伝導	イオントラップ
量子ビットサイズ	< 100 nm 🙂	> 10 µm	1 ~ 10 µm
最大集積度	> M Bits 🙂	∼ k Bits	∼ k Bits
動作温度	< 10 K 🙂	∼ 10 mK	10~300 K 😊
現在の集積数	3 (理研 2021) 6 (デルフト, HRL 2022)	127 (ゲート型) 😊	22
2ビット演算	最近接	最近接	任意の2ビット 🙂

<u>1st Si QPU</u>

IBM Quantum Falcon

lonQ 集積化モジュール



Photo: Equal1 HP



Photo: IBM HP

Photo: IonQ HP



Intel/imec/letiの動向

Intel



300mmウエハの低温評価を 実現する装置の開発



Bluefors社HPより

imec

FinFETプロセスを応用した 旧来研究で用いられてきた 量子ドットアレイの試作 ゲート定義型量子ビットの試作



imec-leti WS 2019



leti SOI-MOSFETをベースに 量子ビット技術を開発 LANA



Nat Commun 2016

最終的な集積構造の提案 同構造を意識した開発





Equal1社のシリコン量子コンピュータ

<u>Equal1社</u>

本拠地:アイルランド → アメリカ・カリフォルニアに移転 シリコン量子コンピュータを開発するベンチャー企業

1st Si QPU



Photo: Equal1 HP

- 量子回路と制御回路とをワンチップ集積し3.7Kで動作
- 動作したビット数は3個
- 電荷量子ビットを採用
- 作製はFDSOI型MOSFET 22nmノードの技術
- 製造はGlobal Foundriesに委託

2021/5/13 プレス発表より





技術を社会へ- Integration for Innovation

8



S. lizuka, K. Kato, T. Mori et al., VLSI 2021(ハイライト)

100万ビット集積に向けた集積構造設計

集積とは・・・・動作物を1箇所に多数形成し、同時に正しく動作させること





リソグラフィ技術の選択肢

	EUVリソグラフィ	電子線リソグラフィ
最小線幅	13nm	10~30nm?
重ね精度	1.5nm (?σ)	15nm (3σ)
コスト・利用容易性	8	\odot
マスプロダクション	☺ ※量子はマスプロ?	፡❷ ※少量生産は可能
レジストタイプ	ポジ	ネガ(量子ビット) ポジ(配線)

量子チップ製造は,現段階ではマスプロとなる可能性は高くない (ただしこれは現代コンピュータでも1950年代に言われていたこと)

現段階では電子線リソグラフィを軸に置いたプロセス開発が正攻法 今後も少量生産まで電子線が軸となる可能性が高い

電子線レジストについては、ポジ(配線用)はEUVと共通化? ネガ(量子ビット部用)は別途必要であり、プロセス開発も必要



アウトライン

●シリコン量子の研究動向

● 高密度シリコン量子素子に向けた電子線描画技術開発

- ネガレジストを用いた微細パターン形成技術
- 物理形成型量子ドット素子の作製
- プロセスシミュレーション

7 産総研

様々なシリコン量子ビット素子構造



A. Noiri *et al.*, K. Takeda *et al.*, Nano Lett. **20**, 947 (2020). PRL **124**, 117701 (2020).

C. H. Yang *et al*., Nature **580**, 350 (2020). N. Shimatani *et al*., APL **117**, 094001 (2020).

- ・提案素子構造は多種多様 曲線 集合細線 ドットなど様々な形状を活用
- 動作実証や性能評価などの素子作製・デモンストレーションを繰り返すフェーズ
- ・近い将来、素子を高密度集積した研究にシフトしてく必要あり(ビット間結合など)

▶ 様々形状や密度に対応可能な, 自由度の高いリソグラフィ技術が必要不可欠



電子線リングラフィによる微細加工

量子ビット集積回路の研究開発~初期プロダクション

近接効果補正(PEC)

- □ レジスト内や基板内での電子の散乱を考慮し, 描画レイアウトやドーズ分布を補正
- □ 描画密度が高くなるにつれ重要性はより増大
 - •大規模集積回路
 - •研究開発現場:

微細パターンだけでなく、フォトリソ併用の ための長距離配線や大面積コンタクト



例: 表面符号に向けた素子の二次元配置 G. Austin *et al.*, PRA **86**, 032324 (2012).



東工大小寺研究室



近接効果補正(PEC)における散乱成分

 前方散乱: レジスト内, 短距離(~100 nm)
 後方散乱: 基板内, 長距離(~100 µm)
 … PECにおける主要成分であり, モンテ カルロシミュレーションにより予測可能

■ 中間成分:

- 近年重要性が認識されつつある
 M. Eissa *et al.*, JJAP **59** 126502 (2020).
- レジスト中の電子・イオンの生成や拡散など、化学的な成分が関係?

B. Cord *et a*l., J. Vac. Sci. Technol. B. **27**, 2616 (2009). N. Sakamoto *et al.*, JAP **54**, 3855 (1983).

 中間成分の存在が描画プロセスに与える 影響も十分に議論されていない







本研究の目的

●シリコン量子の研究動向

● 高密度シリコン量子素子に向けた電子線描画技術開発

- ネガレジストを用いた微細パターン形成技術
- 物理形成型量子ドット素子の作製
- プロセスシミュレーション



プロセスフロ 撥水表面(ex. HF処理Si表面) Si, SOI基板 前処理無し ベーク: 140°C, 5min 親水表面(ex.酸化膜表面) プロモーター: SupPass4000 前処理 IPAリンス レジスト塗布: ma-N2401 (Micro Resist Technology社) プリベーク: 110°C, 1.5 min(標準条件) EB描画: ポイントビーム, 130 kV, 2 nA(Elionix社, ELS-F130AN) ポストベーク: 105°C, 1.5 min(標準条件) 現像: TMAH 2.38%, 1 min Siエッチング: ICP-RIE, HBr

■ 点広がり関数のモンテカルロシミュレーション: TRACER (GenIsys社)
 ■ 近接効果補正, 描画シミュレーション: BEAMER (GenIsys社)



ベーク温度最適化





レジストパターン Pre: 90°C, Post: none <u>/L: 500 nm</u> Post-bake temperature (°C) 光学顕微鏡 w/o 110 100 Pre-bake 90 temperature (°C) 1/2 310 mm ********* 100 **Pre: 110°C, Post: 105°C** *L*: 2.5 μm 110 W: 40 nm 20 µm 5.0kV x40.0k SE(U,LA0)

● 微細加工に適したプリベーク/ポストベーク温度を調査

K. Kato et al., Nanotechnol. 32, 485301 (2021).



maN-2401ネガレジストの特徴

Line width (nm)



SOI基板パターニング後 K. Kato *et al.*, Nanotechnol. **32**, 485301 (2021).



(孤立パターン形成難易度:低)

- 高解像度(<20nm), 低LER(σ~1.2nm) 微細加工には魅力的な特徴
- 描画線幅はドーズに対し飽和
- ただし、パターン密度が高い場合: 線幅再上昇

→ 従来PECでは考慮しきれいていない中間成分が存在?



本研究の目的

●シリコン量子の研究動向

- 高密度シリコン量子素子に向けた電子線描画技術開発
 - ネガレジストを用いた微細パターン形成技術
 - 物理形成型量子ドット素子の作製
 - プロセスシミュレーション



近接効果補正と累積エネルギー分布

PECのドーズ係数マップ

累積エネルギー分布シミュレーション



- ・ドット領域は非常に狭く、周囲の配線やコンタクトパッド が大部分を占める (← 高密度集積も同様の状況)
- 後方散乱により大きなバックグラウンドを形成
- PECによりドット形成を実現しうる累積エネルギー分布.
 しかし、ドーズウィンドウが狭いことが予想される

- Shape-PEC法
- エッジ: 高ドーズ係数
- BEAMER (Genlsys社)

(レイアウト案:東工大小寺研究室)

技術を社会へ- Integration for Innovation

🥏 産総研

様々なベースドーズで描いたレジストパターン

ドットが描けない, ⇔ パターンのブリッジング 配線と結合していない

従来PECだけでは、十分なマージンを持ったドーズ条件は見つからない

コンセプト: ドット部のみ意図的にドーズを強調し, プロセスウィンドウ増大 レジストのドーズ鈍感性(ドーズに対しサイズが飽和)を利用

🥏 産総研

様々な構造の作製結果

SOIパターン

ベースドーズ: 448 μC/cm² ベースドーズ: 512 μC/cm² ドット部強調: 14%

ドット部強調: 50%

ベースドーズ: 512 µC/cm² ドット部強調: 38%

- ・ドット部ドーズ強調を用いることで、複数の素子構造形成を実現
- ・しかしながら、レイアウト毎に適切ドーズは一定ではない → プロセスシミュレーションで予測できないか

本研究の目的

●シリコン量子の研究動向

- 高密度シリコン量子素子に向けた電子線描画技術開発
 - ネガレジストを用いた微細パターン形成技術
 - 物理形成型量子ドット素子の作製
 - プロセスシミュレーション

7 産総研

描画フローとプロセスシミュレーション

□ シミュレーションに用いる点広がり関数に中間成分を導入

- 前方散乱/後方散乱成分はモンテカルロシミュレーション(TRACER)
- 中間成分はガウス分布を想定

シミュレーション ~中間成分考慮の重要性~

- 条件Bでキャリブレーション: パラメータ数が多く、1条件だけなら合わせ込めてしまう.
 ・・・新規レイアウトに対応しきれない可能性大
- 適切な中間成分を考慮することで,幅広いドーズ条件で実験結果を再現可能

7 産総研

シミュレーション構築のインパクト

□レイアウト~描画結果予測までを短時間・低コストで行える環境
 □中間成分のさらなる高精度化でより再現性の高い描画を目指す

本研究の目的

●シリコン量子の研究動向

● 高密度シリコン量子素子に向けた電子線描画技術開発

- ネガレジストを用いた微細パターン形成技術
- 物理形成型量子ドット素子の作製
- プロセスシミュレーション

2 産総研

まとめ

- シリコン量子に大きな期待が集まり、世界各地で素子提案・試作・デモンストレーションが活発に行われている。
- 電子線描画は研究開発ではなくてはならないツール(初期プロダクション でも使用される可能性もあり)であり、プロセス高度化が求められる.
- 高密度レイアウトな物理形成型量子ドットを題材に、近接効果補正を最 適化し、素子作製を行った。
- 電子線描画シミュレーションフローを構築した。実験結果を高精度で予測 可能となり、形状予測までの高速化・低コスト化に大きく貢献する.
- 集積回路設計とも連携しながら、大規模集積化に向けて研究開発をさらに進展させていく。

TRACER/BEAMER,および,電子線描画は産総研文部科学省「ナノテクノロジープラットフォーム」

事業(課題支援番号: JPMXP09F21009195)の支援を受けて,産総研ナノプロセシング施設 (NPF)において実施された.

本研究の一部は、文科省Q-LEAP(No.JPMXS0118069228)、JST CREST(No.JPMJCR1871)、

■東京工業大学 溝口来成 博士, 小寺哲夫 准教授 物理形成型シリコン量子ビット素子レイアウト

■ Bush Clover株式会社 新関嵩 様

描画条件構築・プロセスシミュレーション

および,科研費(No.20K14797)の支援を受けて行われた.

■ 産総研シリコン量子プロジェクトメンバー (代表:森貴洋)

7 産総研

